- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application (A)
- (11) Publication Number of Patent Application: Sho 64-35959
- (43) Date of Publication of Application: February 7, 1989
- (51) Int. Cl.³

H 01 L 29/78

27/12

Identification Number

Intraoffice Reference Number

Request for Examination: not made

Number of Inventions: 1 (5 pages in total)

- (54) Title of the Invention: THIN FILM TRANSISTOR
- (21) Application Number: Sho 62-191023
- (22) Date of Application: July 30, 1987
- (72) Inventor: Yutaka Sano

c/o Ricoh Oyo Denshi Kenkyujo Kabushiki

Kaisha

3-1, Aza Jinmeido, Oaza Nakamyobu,

Shibata-machi, Shibata-gun, Miyagi-ken

(72) Inventor: Hiroshi Ikeguchi

c/o Kabushiki Kaisha Ricoh

3-6, Nakamagome 1-chome, Ota-ku, Tokyo

(72) Inventor: Noriyuki Terao

c/o Ricoh Oyo Denshi Kenkyujo Kabushiki

Kaisha

3-1, Aza Jinmeido, Oaza Nakamyobu,

Shibata-machi, Shibata-gun, Miyagi-ken

(71) Applicant: Kabushiki Kaisha Ricoh

3-6, Nakamagome 1-chome, Ota-ku, Tokyo

(71) Applicant: Ricoh Oyo Denshi Kenkyujo Kabushiki Kaisha

3-1, Aza Jinmeido, Oaza Nakamyobu,

Shibata-machi, Shibata-gun, Miyagi-ken

(74) Agent: Patent Attorney Morio Sada and one other

Specification

1. Title of the Invention

THIN FILM TRANSISTOR

- 2. Scope of Patent Claims
- (1) A thin film transistor, characterized in that a gate insulating film between an active layer forming a channel and a gate electrode on an insulating substrate is a film formed by annealing an SiO_2 film, which is manufactured by a deposition method, in an oxygen atmosphere containing halogen atoms.
- 3. Detailed Description of the Invention

Industrial Field of Application

The present invention relates to a thin film transistor, and more specifically to a thin film transistor in which a gate insulating film between an active layer and a gate electrode is a film formed by annealing an SiO_2 film, which is manufactured

by a deposition method, in an oxygen atmosphere containing halogen atoms.

The invention is applicable to a sensor drive circuit portion of a facsimile transmission side apparatus which utilizes photoconductivity of an amorphous silicon hydride thin film or to liquid crystal drive and drive circuit portions of a liquid crystal display apparatus of an active matrix type. Prior Art

Presently, reduction in weight, thickness and size of office automation (OA) equipment is making rapid progress. For example, miniaturization of an image reading apparatus, which is important as a transmission side apparatus of a facsimile, has made progress by combination of a reduction optical system and a charge coupled device (CCD) using monocrystal Si. Then, recently, a nonmagnification sensor, which does not require this reduction optical system, has been mainly used. Amorphous silicon hydride (a-Si:H) or the like is used for a photoconductive layer of a sensor array of this nonmagnification sensor, and the photoconductive sensor is formed on an insulating substrate. Further, as a method of packaging a circuit for reading a signal from a sensor array, there are a method of using an external large scale integration circuit and a method of incorporating a thin film transistor (TFT) on a substrate identical with that of the sensor array. Taking into account the point of miniaturization of a device,

the latter is by far the more advantageous than the former. As a material of an active layer on which a channel of the TFT is formed, amorphous silicon hydride (a-Si:H) or polysilicon (poly-Si) is used. In the case in which a high switching speed is required, poly-Si having larger carrier mobility than a-Si:H is used.

As another example, the same is true for a liquid crystal display. That is, compared with the case in which a passive matrix display is operated by the external LSI, an active matrix display incorporated with the TFT has by far the smaller device size and a better display quality if a screen size is the same.

An example of a conventional TFT is shown in Fig. 1. This TFT is formed by, after forming an active layer 5, a gate insulating film 4, a gate electrode 6, a source 2, and a drain 3 on an insulating substrate 1, depositing an interlayer insulating film 7, and then, after opening contact holes 8 in the interlayer insulating film 7, manufacturing metal electrode wiring 8. Here, the gate insulating film 4 is manufactured by a process as described in a) and b) below.

- a) Dry oxidation by 3%HCl/97%O₂ at 1100°C
- b) Pyrogenic oxidation by $\rm H_2/O_2$ at $950^{\circ} \rm C$

In the case in which a thermal oxide film is used as the gate insulating film, it is low in an interface level density of $Si-SiO_2$ and has most excellent characteristics at present. However, since temperature for manufacturing the thermal oxide

film is as high as 950°C or more, there are problems in that types of the insulating substrate which can be used are limited, and impurities existing in the substrate or the atmosphere are automatically doped in the active layer.

As a method of improving such drawbacks, there are the following methods.

(1) High-pressure oxidation

Manufacturing an oxide film at a low temperature in an oxygen atmosphere in a high-pressure container.

(2) Anodic oxidation

Manufacturing an oxide film utilizing an anodic oxidation reaction in an electrolytic solution such as HNO_3 or H_3PO_4 .

(3) Deposited oxide film

Depositing an oxide film at a low temperature according to a chemical evaporation method or a physical evaporation method.

In the methods of (1) and (2), the oxidation reaction of an active layer takes place at a low temperature, and in the method of (3), an oxide film is deposited on an active layer at a low temperature. However, such methods have drawbacks as described below.

In the method of (1), a high-pressure container is required, an apparatus is expensive, and production efficiency is low.

In the methods of (2) and (3), there is a problem in that a quality of an oxide film is low, and an interface level density between an active layer and an oxide film is high.

Object

It is an object of the invention to provide a thin film transistor overcoming the conventional drawbacks, which is a high quality thin film transistor in which a density of a trap generated on an interface between an active layer and a gate insulating film and in the vicinity thereof is reduced, a threshold voltage is stable at a low process temperature, and an ON/OFF current ratio is large.

Constitution

The inventors, as a result of concentrating their energy on researches in order to attain the object, have found that the object can be attained by providing a thin film transistor which is characterized in that a gate insulating film between an active layer forming a channel and a gate electrode on an insulating substrate is a film formed by annealing an SiO₂ film, which is manufactured by a deposition method, in an oxygen atmosphere containing halogen atoms.

In other words, the thin film transistor of the invention is characterized in that the active layer forming a channel is preferably a polysilicon thin film or an amorphous silicon, in particular an amorphous silicon hydride thin film and the gate insulating film is a film formed by annealing an SiO₂ film,

which is formed by a deposition method, in an oxygen atmosphere containing halogen atoms.

The invention will be hereinafter described more in detail with reference to Fig. 2 showing an embodiment of the invention.

In Fig. 2, in the thin film transistor in accordance with the invention, an active layer 5 consisting of an a-Si:H thin film or a poly-Si thin film, and a gate oxide film 10, a gate electrode 6, a source 2, and a drain 3 according to the invention are formed on an insulating substrate 1 of quartz, pyrex, or the like, and an interlayer insulating film 7 is stacked on them. In addition, metal electrode wiring 8 is provided on this interlayer insulating film and on contact holes formed in the interlayer insulating film. As a structure of a device, there is no difference from the conventional example.

Here, the gate oxide film obtained by annealing the SiO₂ film, which is formed by the deposition method, in the oxygen atmosphere containing halogen atoms in the invention will be described. As a method of manufacturing a deposited oxide film, there are a plasma CVD method, a low pressure CVD method, a sputtering method, and the like. In all the methods, SiO₂ is deposited on a sufficiently cleaned active layer. However, due to a reason such as a low substrate temperature, a very large quantity of charges are generated on an interface between the active layer and the SiO₂ film and in the vicinity thereof.

In order to reduce the charges, it is very effective to anneal the ${\rm SiO}_2$ film in the oxygen atmosphere containing halogen atoms at an appropriate temperature.

With this method, it is possible to manufacture an excellent gate insulating film with fewer charges existing on an interface between an active layer and a gate oxide film and in the vicinity thereof at a low temperature.

Here, as appropriate conditions for annealing, temperature is 800 to 900 °C, annealing time is one to ten hours, the oxygen atmosphere containing halogen atoms is 1 to 10% halogen gas/ O_2 , and a pressure is generally 1 atm.

The representative example of manufacturing for the thin film transistor of the invention has been described. In order to prevent impurities contained in the insulating substrate 1 from diffusing toward the active layer 5, a two-layer insulating film consisting of a PSG film and an SiO₂ film may be provided between the active layer 5 and the insulating substrate 1.

In addition, in order to prevent step-cut of the metal electrode wiring 8 and current leak between the metal electrode wiring and the source 2 or the drain 3, the interlayer insulating film 7 may have a two-layer structure of an SiO_2 film or a PSG film formed by a low temperature CVD method and an SiO_2 film formed by a high temperature CVD method.

Next, an example of manufacturing of the TFT of the

invention will be described with reference to Fig. 3. Example 1

- (1) After sufficiently cleaning a transparent quartz glass 1 with a surface thereof grinded sufficiently, a poly-Si film 11 to be an active layer is deposited with a thickness of about 1700 Å at 630°C by the low pressure CVD method.
- (2) Patterning the poly-Si film (see Fig. 3(a)).
- (3) Depositing a low temperature oxide film 17 with a thickness of 1200 Å by the low pressure CVD method (see Fig. 3(b)).

Film forming conditions are as described below.

Substrate temperature 430°C

SiH₄ flow rate 80 SCCM

O₂ flow rate 200 SCCM

Pressure 0.2 Torr

- (4) Annealing the deposited oxide film 17, which is formed in
- (3), for about two hours in an oxygen atmosphere containing halogen atoms.

Annealing conditions are as described below.

Substrate temperature 850°C

5%HCL/95%O₂ flow rate 5 l/min

Pressure Atmospheric pressure

- (5) Depositing the poly-Si gate electrode 6 with a thickness of about 5000 Å.
- (6) Patterning the poly-Si gate electrode 6 and the annealed deposited oxide film 10 (see Fig. 3(c)).

- (7) Next, in order to form the source region 2 and the drain region 3 in the poly-Si semiconductor layer 11, in the case of a p-channel transistor, doping impurities such as B with thermal diffusion or ion implantation, and in the case of an n-channel transistor, doping P, As, Sb, or the like to obtain the semiconductor layer 11 with a structure consisting of the source region 2, the drain region 3, and the active region 5 (see Fig. 3(d)).
- (8) Depositing the PSG film 7 by the low pressure CVD method with a thickness of 1 μm to form an interlayer insulating film (see Fig. 3(e)).
- (9) Opening the contact holes 16 to extract the Al electrode wiring 8 from the source and the drain (see Fig. 3(f)).

Performance characteristics of a p-channel or n-channel TFT manufactured by the above-mentioned process was in not way inferior to one in which a gate oxide film was manufactured by a conventional thermal oxidation process. In addition, when these TFTs were subjected to a B.T. stress test, a shift of a threshold voltage and a change in ON current/OFF current were not observed at all. Moreover, when CMOS was manufactured with the TFT according to the invention to form a shift register, no change was observed in a maximum drive frequency thereof before and after the B.T. stress test.

Example 2

In the process (3) of the example 1, a high temperature

oxide film was manufactured by the low pressure CVD method as a deposited oxide film. Manufacturing conditions are as described below.

Substrate temperature 850 °C

SiH₄ flow rate 30 SCCM

N₂O flow rate 1000 SCCM

N₂ flow rate 150 SCCM

Pressure 0.2 Torr

When a p-channel or n-channel TFT manufactured in this way and CMOS were subjected to the same performance test as in the example 1, the same favorable result as the example 1 was obtained.

Moreover, when an a-Si-H sensor was integrally formed and incorporated on the same substrate as the CMOS TFT manufactured in the example 1 or the example 2 to manufacture a line sensor of the A4 size, time required for reading one original of the A4 size was 1 sec or less, and a quality of the read original was extremely high.

Effects

As described above, according to the invention, since a film formed by annealing an SiO_2 film, which is formed by the deposition method, in an oxygen atmosphere containing halogen atoms is used as a gate oxide film, there are effects that it is possible to reduce charges generated on an interface between an active layer and a gate insulating film and in the

vicinity thereof even in a low temperature process, and an excellent thin film transistor, in which transistor performance characteristics such as a threshold voltage, an ON current/OFF current ratio, and the like are always stable, can be manufactured easily.

- 4. Brief Description of the Drawings
- Fig. 1 is an explanatory diagram showing an example of a conventional TFT.
- Fig. 2 is an explanatory diagram showing an embodiment of a TFT in accordance with the invention.
- Fig. 3 is a manufacture process diagram of the TFT in accordance with the invention.
 - 1 ... Insulating substrate
 - 2 ... Source
 - 3 ... Drain
 - 4 ... Gate insulating film
 - 5 ... Active layer
 - 6 ... Gate electrode
 - 7 ... Interlayer insulating film
 - 8 ... Metal electrode wiring
 - 10 ... Gate oxide film according to the invention
 - 11 ... poly-Si semiconductor layer
 - 16 ... Contact holes
 - 17 ... Deposited oxide film

English Translation of JP64-35959

Patent Applicant Kabushiki Kaisha Ricoh and one other

Agent Patent Attorney Morio Sada and one other

⑲ 日本国特許庁(JP)

⑩ 特許 出願 公開

四公開特許公報(A)

昭64 - 35959

@Int_Cl_4

識別記号

庁内整理番号

43公開 昭和64年(1989)2月7日

29/78 27/12 H 01 L

3 1 1

G-7925-5F 7514-5F

審査請求 未請求 発明の数 1 (全5頁)

録発明の名称

薄膜トランジスタ

顧 昭62-191023 ②特

会田 顧 昭62(1987)7月30日

切発 明 者 費 佐

兽 宮城県柴田郡柴田町大字中名生字神明堂3-1 リコー応

用電子研究所株式会社内

@発 明 者 掀 弘

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑫発 明 之 者 寺 尾

宮城県柴田郡柴田町大字中名生字神明堂3-1 リコー応 用電子研究所株式会社内

株式会社リコー 包出 額 人

東京都大田区中馬込1丁目3番6号

リコー応用電子研究所 包出 頣

宫城県柴田郡柴田町大字中名生字神明堂3-1

株式会社

②代 理 人 弁理士 佐田 守雄 外1名

春田の名称

薄膜トランジスタ

2. 特許證求の範囲

1. 絶縁基板上のチャンネルを形成する括性層 とゲート電極との間のゲート絶縁膜が堆積法 により作製したSiO。腹をヘロゲン原子を含む 酸素雰囲気中でアニールしたものであること を特徴とする蒜菔トランジスタ。

3. 発明の詳載な説明

技術分野

本発明は辞膜トランジスタに関するものであ り、さらに詳しくは話性層とゲート電極との間 のゲート絶縁級が地積法により作製したSiO。膜 をハロゲン派子を含む農業雰囲気中でアニール したものである辞膜トランジスタに関するもの である.

本発明は水景化アモルファスシリコン薄膜の 光導電性を利用したファクシミリ送信側装置の センサ駆動回路部分あるいはアクティブマトリ

ックス型の被品表示装置の被品配動および駆動 因路部分に応用可能である。

現在、オフィース・オートメーション(OA) 機 器の軽薄短小化が急速に達んでいる。例えばフ ァクシミリの送信傅装置として重要な画像線数 遊覧は娘小光学系と重結ASiを用いた僧部結合 楽子(CCD)の組合せにより小型化が進んだ。そ して最近ではこの輸小光学系の不要な等倍セン サーダ主流となって来た。この等倍センサーの センサーアレイの光準電層には水素化アモルフ ァスシリコン(a-Si:R)等が用いられており、絶 緑美板上に形成されている。そしてセンサーア レイからの信号を読み取る目的の実装方法とし では、外付の大規模集積回路を用いる方法と、 センサーアレイと同一基板上に(篠鵬トランジ スタ(IFI)を作り込む方法とがある。 デバイス の小型化という点を考慮すれば、前者よりも後 者の方法がはるかに有利である。TFTのチャン ネルが形成される活性層の材料としては水素化 2

特開昭64-35959(2)

アモルファスシリコン(a-S1:B)やポリシリコン
(poly-Si)が用いられている。高速スイッチン
グ速度が要求される場合にはa-Si:Bよりもキャリア移動度の大きいpoly-Siが用いられる。

別の例として被象ディスプレイについても同様のことがいえる。すなわち単純マトリックスディスプレイを外付LSIで動かす場合に比べて、TFTを組み込んだアクティブ マトリックスディスプレイの方が、両面サイズが同じ場合には後者の方がデバイスサイズははるかに小さくなり、また表示品位も上である。

従来のTFTの一例を第1間に示す。このTFTは、 純穀基板1上に括性暦5、ゲート純軟膜4、ゲ ート電極8、ソース2、ドレイン3を形成した 後、層関純緑膜7を堆積し、そして層関純緑膜 7にコンタクトホール16を関けた後、金属電極 配線8を作製してなるものである。ここでゲー ト純緑熊4は次のa)またはb)に示す様なプロセ スにより作製している。

a) 1100℃、 3 % RC4/97% 0 によるドライ酸化

b) 950℃、H_a/O_aによるパイロジェニック酸化 ゲート絶縁膜として熱酸化膜を用いた場合、 S1-S1O_aの界面単位密度が低く、現在のところ 最も優れた特性を持っている。しかしながら、 熱酸化膜作製の温度は950℃以上と高いので、 使用できる絶縁基板の種類が限られ、基板もし くは雰囲気中に存在する不純物が活性層中にオートドーピングする問題がある。

こうした欠点を改善する方法としては以下の 機なものがある。

(1) 高圧酸化

高圧容器の中で酸素雰囲気中で低温で酸化 腹を作製する。

(2) 聯接徵化

HNO。、RaPO。等の電解被中で陽極酸化反応 を利用して酸化膜を作製する。

(3) 堆穫酸化膜

化学素着技、物理業着技により酸化度を低 温で堆積させる。

(1),(2) の方法は活性層の酸化反応を低温で

行っており、また(3)の方法は括性層の上に酸 化膜を低温で堆積している。しかしながらこう した方法には次の様な久点がある。

- (1) の方法は高圧容器が必要となり、装置が 高質であり、また生産効率も低い。
- (2),(3) の方法は酸化膜の膜質が越く、また 活性層と酸化膜間の界面準位密度が高いという 問題がある。

<u>目的</u>

本発明は健来の欠点を克服した辞談トランジスタで、括性層とゲート絶縁談の界面およびその近傍に発生するトラップ密度を減少させ、低いプロセス製度で、スレッシホールド電圧が安定であり、かつオン・オフ電流比の大きな高品質の辞談トランジスタを提供することを目的とする。

鎮 成

本発明者は前記目的を形成するために鋭意研究した結果、絶縁基板上のチャンネルを形成する活性層とゲート電極との間のゲート絶縁膜が

堆積法により作製したSiOェ膜をハロゲン原子を含む酸素雰囲気中でアニールしたものであることを特徴とする薄膜トランジスタを提供することによって前記目的が連成できることを見出した。

すなわち、本発明の様膜トランジスタはチャンネルを形成する活性層が好ましくはポリシリコン稼譲あるいはアモルファスシリコン、特に水素化アモルファスシリコン稼譲であり、かつゲート絶縁膜が堆積法により形成したS10。度をハロゲン原子を含む酸素雰囲気中でアニールしたものであることを特徴とするものである。

以下に本発明の一実施例を示す第2図を参照 してさらに詳しく説明する。

第2図において、本発明に係る辞膜トランジスタは石英、パイレックス等の絶縁基板1上にa-Si:R存膜あるいはpoly-Si存膜からなる活性層5が、そして本発明によるゲート酸化原10、ゲート電極6、ソース2、ドレイン3が形成されており、これらの上には層間終級障7が移列

特朗昭64-35959(3)

されている。そして、この層面絶縁膜上および 層面絶縁膜に形成されたコンタクトホール上に は金属電極配線 8 が設けられている。妻子の様 成としては、従来例と変わるところはない。

ここで本発明における地毯法により形成したSiOx 膜をハロゲン原子を含む酸素雰囲気中でアニールして得たゲート酸化膜について説明する。地球酸化膜の作製方法にはブラズマCVD法、減圧CVD法、スパッタリング法等がある。いずれの方法も十分に清浄化された活性層の上にSiOx を地積するのではあるが、基板温度が低い等の理由により、活性層とSiOx 膜間の界面およびその近に発生する電荷は非常に多い。この電荷を減らすのに、適当な温度でハロゲン原子を含む酸素野囲気中でアニールすることは、大きな効果がある。

この方法により活性別とゲート酸化酸の界面 およびその近傍に存在する電荷の少ない、すぐ れたゲート絶縁膜を低温プロセスで作製する事 が可能である。

を十分に洗浄した後、活性層となるpoly-Si膜11を減圧CVD法により630でで約1700人 の厚さで堆積する。

- (2) poly-Si膜11をパターニングする(第3回(a)参照)。
- (3) 被圧CVD法により低温酸化膜17を1200人の厚さで堆積する(第3図(b)参照)。

製膜条件は以下の通りである。

基板温度

430℃

SiHa沒是

80SCCN

0. 淀量

200SCCM

圧 カ

0.2Torr

(4)。(3) で製膜した地積酸化酸17をハロゲン 原子を含む酸素雰囲気中で約2時間アニールする。

アニール条件は以下の通りである。

基板温度

850°C

5 % HC2/95% 0. 流量 5 4/min

圧 力

大気圧

(5) poly-Siゲート徴振らを約5000人の厚さ

ここでアニールの適当な条件としては、程度が800~900℃であり、アニール時間は1~10時間であり、ハロゲン原子を含む酸素雰囲気とは1~10%ハロゲンガス/O。であり、圧力は一般に1気圧である。

以上、本発明の確康トランジスタの代表的製造例を示したが、絶象基板1に含まれる不純物が活性 25に向けて拡散するのを防ぐために活性 25と絶縁基板1との間にPSG膜及びS10。膜からなる2層の絶縁膜を設けても良い。

また金属電極配数8の段切れ及び金属電極配線とソース2あるいはドレイン3間の電流リークを防止するために層関絶象膜7を低温CVD法により形成したSiO。膜またはPSG膜及び高温CVD法によって形成したSiO。膜の2層構造としても良い。

次に、本発明のTFTの作製例を第3回を参慮 して説明する。

例 1

(1) 表面を十分に研磨した透明石英ガラス1

で堆積する。

- (6) poly-Siゲート電極6およびアニールし 堆積酸化膜10をパターニングする(第3関 (c)会用)。
- (7) 次に前記Poly-Si半導体層11にソース領域2及びドレイン領域3を形成するためにP・チャンネルトランジスタの場合にはBなどの不純物を熱拡散またはイオンインプランテーションなどによってドープし、n・チャンネルトランジスタの場合にはP・Aia、Sbなどをドープし、半導体層11はソース領域2、トレイン領域3及び活性領域5の構成となる(第3回(d)参照)。
- (8) 減圧CVD法によりPSG護7を1 pmの厚さで堆積し、層間絶縁膜とする(第3回(e)参照)。
- (9) コンタクトホール16をあけ、ソース、ドレインからA4電極配線8をとり出す(第3 図(4)参照)。

以上述べたプロセスにより作製した p - チャ

特開昭64-35959(4)

ンネルあるいはn-チャンネルTFTの動作特性は、ゲート酸化膜を従来の無酸化プロセスにより作製したものと較べて、何らそん色はなかった。またこれらのTFTをB。T.ストレス試験にかけたところ、スレッシホールド電圧のシフトおよびオン電流・オフ電流の変化は全く観察されなかった。さらに本発明によるTFTでCBOSを作製し、シフトレジスタを視成したところ、その最高駆動周波数にはB.T.ストレス試験前後で変化はみられなかった。

何 2

例1のプロセス(3)において、堆積酸化膜 として高温酸化膜を減圧CVD法により作製し た。製膜条件は以下の通りである。

善被温度 850℃ 81H。洗量 30SCCH N±0 流量 100GSCCH N= 洗量 15GSCCH 圧 力 0.2Torr

こうして作製したp-チャンネルあるいはn-

チャンネルTFT、さらにCMOSについて例1と同様な動作試験をしたところ、例1と同様良好な結果が得られた。

さらに例1あるいは例2で作製したCNOS TFT と同一基板上にa-Si-Bセンサーを一体化して作り込みA4サイズのラインセンサーを作製したところ、A4サイズの原稿1枚を読み取るのに要する時間は1sec以下であり、また読み取った原稿の質質もきわめて良好であった。

効 果

以上のように本発明によれば、堆積法により 形成したS10。膜をハロゲン区子を含む酸業雰囲 気中でアニールしたものをゲート酸化酸として 用いるので、低温プロセスでありながらもも活性 層とゲート絶縁膜の界面およびその近傍に発生 する電荷を減らす事が可飽であり、スレッショ ールド電圧、オン電流・オフ電流比等のトラン ジスタ動作特性が常に安定したすぐれた深い ランジスタを容易に作製できるという効果を有する。

4. 関密の簡単な説明

据1個は従来のTPTの一例を示す説明図である。

第2回は本発明に係るTFTの一実施例を示す 説明関である。

第3回は本晃明に係るTFIの作製工程図であ 5。

1 … 絶象基板

2 --- ソース

3…ドレイン

4…ゲート絶縁膜

5 … 括 性 層

6 …ゲート電極

7 … 層間絶縁膜

8 … 金属電纸配線


10…本発明によるゲート酸化菌

11…poly-Si早導体層

16…コンタクトホール

17…堆積酸化膜

第 1 図 7 8 6 7 6 8 7 1 2 4 5 3



特 許 出 順 人 株式会社 リ コ ー 外1名 代理人 弁理士 佐 田 守 雄 外1名(



-280-

